工作职责：

负责SOC芯片整体低功耗架构设计、功耗方案落地、功耗仿真分析与优化，支撑芯片从架构、前端、后端到回片量产的全流程功耗闭环，保障芯片功耗指标达标。
1. 负责SOC低功耗架构定义，包括电源域划分、UPF策略、睡眠/唤醒机制、时钟门控、电源开关、隔离与保留策略设计。
2. 负责模块及系统级低功耗RTL优化、clock gating、power gating、always‑on电路设计与方案落地。
3. 开展功耗仿真、动态/静态功耗分析、功耗瓶颈定位，输出功耗分析报告与优化方案。
4. 配合前端、后端团队完成功耗相关约束、UPF编写、功耗检查、时序与功耗权衡优化。
5. 负责芯片回片功耗测试、数据分析、功耗问题定位，迭代优化功耗方案，支撑量产。
6. 沉淀低功耗设计规范、Checklist、功耗优化方法论，提升项目整体功耗收敛效率。

任职资格：

1. 全日制本科及以上，微电子、集成电路、电子工程相关专业；2年及以上SOC低功耗设计经验。
2. 精通SOC低功耗设计理论，熟练掌握电源域、开关电源、隔离、保留、睡眠唤醒全套低功耗机制。
3. 熟练掌握UPF编写、功耗仿真、功耗分析工具，具备独立完成系统级功耗方案设计能力。
4. 熟悉Verilog，了解常规SOC总线、时钟复位架构，能够看懂前端代码并指导功耗优化。
5. 具备良好的问题分析能力，能精准定位功耗异常、漏电、动态功耗瓶颈并落地优化。
6. 有音频SOC/穿戴SOC/物联网SOC低功耗量产经验优先。
7. 熟悉芯片前后端流程，了解后端功耗实现、IR Drop、时序功耗收敛者优先。
8 具备芯片 bring‑up 功耗调试、实测数据分析与优化经验优先。